2021年1月22日
【附录B：SDF 下】静态时序分析圣经翻译计划
摘要： 本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 B.4 映射示例 以下是将SDF结构映射到VHDL泛型（generic）和Verilog HDL声明（declaration）的示例。 传播延迟 从输入端口A到输出端口Y的传 阅读全文
posted @ 2021-01-22 17:09 空白MAX 阅读(222) 评论(0) 推荐(0) 编辑