11 2020 档案

【第六章：串扰噪声 上】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 本章节介绍了纳米技术中ASIC的信号完整性（signal integrity）。 在深亚微米（submicron）技术中，串扰（crosstalk）在设计的信号完整性中起着重 阅读全文
posted @ 2020-11-29 19:09 空白MAX 阅读(539) 评论(0) 推荐(0)
【第五章： 延迟计算 下】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 5.4 压摆合并 当多个压摆到达一个公共点时（例如在多输入单元的情况下）会发生什么呢？这种公共点称为压摆合并点（slew merge point）。 选择哪个压摆在压摆合并点 阅读全文
posted @ 2020-11-28 16:36 空白MAX 阅读(639) 评论(0) 推荐(0)
【第五章： 延迟计算 上】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 本章节介绍了用于布局前后时序验证的基于单元（cell-based）的设计的延迟计算（delay calculation）。 前几章重点介绍了对互连线和单元库的建模，单元和互连 阅读全文
posted @ 2020-11-27 16:25 空白MAX 阅读(932) 评论(0) 推荐(0)
(今日迷惑)systemverilog定义数组时，定义方法不一致导致的错误
摘要：今日迷惑 我定义了一个类 class sdata; bit [255:0] data [2048]; rand int data_t [2048][32]; rand bit mask [2048][32]; bit flag; constraint c { foreach (data_t[i,j] 阅读全文
posted @ 2020-11-25 22:18 空白MAX 阅读(619) 评论(0) 推荐(1)
【第四章：互联寄生 下】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 4.3 提取所得寄生参数的表示方法 从布局（layout）中提取的寄生参数可以用三种格式描述： 详尽的寄生参数格式 ：Detailed Standard Parasitic 阅读全文
posted @ 2020-11-25 10:44 空白MAX 阅读(563) 评论(0) 推荐(0)
通过字符串访问generate模块内部的变量
摘要：动机 今天一个朋友问了这样一个问题 失败原因 首先介绍一下generate的用法，generate用于减少verilog的重复语句，批量进行操作。 虽然0202年了，综合工具对于for的支持已经很好了，但是使用generate进行for循环，不仅可以实现普通的变量赋值，还可以批量生成assign或者 阅读全文
posted @ 2020-11-20 22:44 空白MAX 阅读(421) 评论(0) 推荐(1)
【第四章：互联寄生 上】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 本章节介绍用于处理和表示互连寄生（interconnect parasitics）现象的各种技术，以验证设计的时序。 在数字设计中，将标准单元或块（block）的引脚连接在一 阅读全文
posted @ 2020-11-15 21:58 空白MAX 阅读(596) 评论(0) 推荐(0)
【第三章：标准单元库 下】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 3.6 黑盒的接口时序模型 本节将介绍黑盒（任意模块或块）的IO接口时序弧，时序模型将捕获黑盒（black box）IO接口（interface）的时序。黑盒的接口时序模型可 阅读全文
posted @ 2020-11-12 13:11 空白MAX 阅读(1552) 评论(0) 推荐(0)
【第三章：标准单元库 中】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 3.4 时序模型-时序逻辑单元 考虑如下图3-8所示的时序逻辑单元的时序弧： 对于同步（synchronous）输入，例如引脚D（或SI，SE），存在以下时序弧： 建立（Se 阅读全文
posted @ 2020-11-09 12:08 空白MAX 阅读(806) 评论(0) 推荐(0)
【第三章：标准单元库 上】静态时序分析圣经翻译计划
摘要：本文由知乎赵俊军授权转载，知乎主页为https://www.zhihu.com/people/zhao-jun-jun-19 本章节介绍库（library）里单元描述中所提供的时序信息。单元可以是标准单元、IO缓冲器或者是如USB内核这样的复杂IP。 除时序信息外，库单元描述中还包含一些其它属性，例 阅读全文
posted @ 2020-11-09 12:06 空白MAX 阅读(753) 评论(0) 推荐(0)
如何学习FPGA
摘要：*PS：笔者强烈建议诸位注册一个EETOP的账号，每天签到或者发贴、回贴就有积分了，里面的资源非常丰富，各种软件、资料都能找到。 转载自：https://blog.csdn.net/k331922164/article/details/44626989 入门首先要掌握HDL（HDL=verilog+ 阅读全文
posted @ 2020-11-05 11:24 空白MAX 阅读(440) 评论(0) 推荐(1)