摘要：
关于UVM driver的幕后 我们都知道，driver要和sequencer相连，然后通过seq_item_port接口的get_next_item方法和sequence之间进行交互。 但是，你有没有去查过get_next_item这个方法究竟是哪个类提供的呢？ 让我们打开网页 https://v 阅读全文
摘要：
之前偶然在群里看到有人分享了Mentor Graphics提供的一个UART的UVM验证环境代码，包含了UVM的基本使用以及进阶的UVM寄存器模型。这里也分享给大家。 文件说明 agents/apb_agent - APB agent used in the UVM testbench agents 阅读全文
摘要：
关注微信公众号摸鱼范式，后台回复COOKBOOK获取COOKBOOK原本和译本 PDF度盘链接 将testbench连接到DUT 概述 本节，我们主要讨论将UVM testbench连接到RTL DUT的问题。 UVM testbench对象不能直接连接到DUT信号来驱动或采样。driver和mon 阅读全文
摘要：
关注微信公众号摸鱼范式，后台回复COOKBOOK获取COOKBOOK原本和译本 PDF度盘链接 Testbench Architecture UVM Testbench Architecture UVM testbench 是使用SystemVerilog(动态)类对象与SystemVerilog( 阅读全文
摘要：
关注微信公众号摸鱼范式，后台回复COOKBOOK获取COOKBOOK原本和译本 PDF度盘链接 这一部分主要介绍一些UVM的基础知识，其实《UVM实战》中已经有了足够的涉猎。所以这一章着重加注一些UVM的使用哲学探讨。 Testbench基础 UVM采用分层的、面向对象的方法进行testbench开 阅读全文
摘要：
等待硬件事件 虽然通常driver会负责正常的硬件同步，但sequence运行过程中可能需要与硬件事件同步，例如边界信号的转换或复位事件的结束。 不应该去修改driver然后为sequence_item添加一个新的字段，而是建议在包含指向virtual interface的指针的配置对象中实现 wa 阅读全文
摘要：
今天介绍几个UVM中较为实用的函数，在能够辅助大家调试环境。 打印环境拓扑结构 有时候，我们可能由于某些原因，组件可能层次安排不对，或者组件没有create，但是自己却没有注意到。或者我们想要看看环境的整体结构，那么就能用方法uvm_top.print_topology()打印整个拓扑结构。 它的函 阅读全文
摘要：
前言 现在距离正式九月正式秋招还有4个月，距离八月提前批还有3个月，相信不少粉丝都在盘算着为工作做准备。今天，我以一个过来者的身份跟大家分享分享，关于秋招如何准备以及一些注意事项，希望大家能够有所收获。同时也感谢在求职过程中给予我帮助的同学们。 整体概述 我将对秋招的准备分为两个部分，就像一个系统一 阅读全文
摘要：
视频版： https://www.bilibili.com/video/av839767912 课程前准备 建议准备仿真软件，熟悉VCS的同学可以直接使用VCS，不熟悉的同学建议直接再win平台的Questa就行了。 使用Questa前期不用打开GUI，不需要看波形，questa的图形界面还是有点卡 阅读全文
摘要：
第一次运行svlib svlib是一个开源systemverilog的库，拓展了字符串和正则特性，链接是 https://github.com/recogni/svlib 最近在翻译它的文档 svlib_test.sv: module svlib_test (); import svlib_pkg: 阅读全文