2011年9月29日
`include在Verilog中的应用
摘要： "文件包含"处理`include 所谓"文件包含"处理是一个源文件可以将另外一个源文件的全部内容包含进来，即将另外的文件包含到本文件之中。Verilog HDL语言提供了`include命令用来实现"文件包含"的操作。其一般形式为: `include "文件名" 图中意思为：在编译的时候，需要对`include命令进行"文件包含"预处理：将File2.v的全部内容复制插入到`inclu... 阅读全文
posted @ 2011-09-29 18:04 冰风溪谷 阅读(50541) 评论(2) 推荐(2) 编辑