摘要：
昨天晚上看了一段代码，其中出现了`ifdef、`else、`endif，一时想不起来这几个关键字的用法的含义，所以今天来实验室就先查了一下，具体用法如下：一般情况下，Verilog HDL源程序中所有的行都参加编译。但是有时候希望对其中的一部份内容只有在条件满足的时候才进行编译，也就是对一部分内容指定编译的条件，这就是“条件编译”。有时，希望当满足条件时对一组语句进行编译，... 阅读全文
摘要：
-一直以来对于时间单位的转换都没有细细的总结过,但是这些不太注意的时间单位却又是那么容易的弄错了.设计中这点小小的错误,将会导致严重的问题,在此把常用的时间单位做一下总结:时间单位: 秒(s), 毫秒(ms), 微妙(um), 纳秒(nm), 皮秒(pm), 时间单位之间的转换 1s = 1000ms;1ms= 1000us ; 1us = 1000ns;1ns= 1000ps; 阅读全文