摘要："文件包含"处理`include 所谓"文件包含"处理是一个源文件可以将另外一个源文件的全部内容包含进来，即将另外的文件包含到本文件之中。Verilog HDL语言提供了`include命令用来实现"文件包含"的操作。其一般形式为: `include "文件名" 图中意思为：在编译的时候，需要对`include命令进行"文件包含"预处理：将File2.v的全部内容复制插入到`inclu... 阅读全文

摘要：摘要：本文通过简单的实验，介绍了基于modelsim工程代码覆盖率的观测的方法。 众所周知,modelsim是FPGA学习过程中一个必不可少的软件。而作为使用者的我们很可能只会使用其中添加代码进行仿真看波形的功能， 今天我们就通过一个简单的实验来学习在modelsim中观测代码覆盖率的情况。 第一步：打开modelsim，新建实验工程，并添加代码到工程中。 如图，已经添加好了实验代码，... 阅读全文

摘要：首先附上一段程序，如下： module led_test( output [2:0] o_led_display, input i_sys_clk, input i_sys_reset, input i_key1, input i_key2, input i_key3 ); reg [24:0] cnt_num; reg [2:0] led_display; wir... 阅读全文

摘要：现在的google呀，总是无法连接，实在让人郁闷呀,现在google reader 、gmail总是无法连接，不知道什么时候才能让人用的舒心呢～～ 阅读全文

摘要：转载地址：http://www.med-ele.com/Article_Print.asp?ArticleID=571 网站能复制，在此贴图出来分享。 阅读全文