2021年1月23日
FPGA的模块
摘要： Verilog的基本设计单元是“模块”( block)，一个模块是由两部分组成的。 一部分描述接口，另一部分描述逻辑功能即定义输入是如何影响输出的。 从这一例子可以看出, Verilog结构位于在 module和 endmodule声明语句之间,每个Verilog程序包括4个主要部分:端口定义、I/ 阅读全文
posted @ 2021-01-23 22:53 流水江湖 阅读(500) 评论(0) 推荐(0) 编辑