Loading

摘要: 一,设计导入阶段 检查时钟周期是否符合spec,检查log是否有warn和error 二,floorplan阶 三,placement阶段 检查setup time, DRVs是否符合预期。在查看setup timing report时,我们要注意以下内容: (1)每个group path的WNS, 阅读全文
posted @ 2023-03-14 13:21 Haowen_Zhao 阅读(993) 评论(0) 推荐(0) 编辑
摘要: IO pad =pad+电路 IO总的来说由两部分组成,一个是PAD,一个是电路。电路又分为pre 和 post。PAD的作用是为了封装的时候连接金线。因此,为了防止金线短路,要求PAD之间要有最小距离,具体数值要看你的封装形式。电路的作用有几方面:ESD保护,level shifter,施密特触发 阅读全文
posted @ 2023-03-14 12:45 Haowen_Zhao 阅读(1920) 评论(0) 推荐(0) 编辑
摘要: 一,综合后的网表 DC综合将前端RTL代码转换为门级网表,即把设计转换成基于foundry标准单元库中各种标准单元的一个电路图。 二,布局布线后的网表 布局布线后的网表实际也是门级网表,只不过cell数量相比之前更多了,因为工具在PAR阶段会优化timing,做时钟树,插入buffer和invert 阅读全文
posted @ 2023-03-14 00:41 Haowen_Zhao 阅读(265) 评论(0) 推荐(0) 编辑