后端基础——后端流程的netlist

一，综合后的网表

DC综合将前端RTL代码转换为门级网表，即把设计转换成基于foundry标准单元库中各种标准单元的一个电路图。

二，布局布线后的网表

布局布线后的网表实际也是门级网表，只不过cell数量相比之前更多了，因为工具在PAR阶段会优化timing，做时钟树，插入buffer和inverter，同时该网表还包含power和ground信息。

三，ECO后的Netlist

timing eco是为修复timing做的eco，比如插入buffer,upsize cell 修复setup等。function eco是为了修复设计bug，使功能正确。