摘要：
在工位上用Mac给手机开热点用，结果今天手机一直连不上Mac开的热点，最后把Mac的防火墙关了就能让手机连上了，连上了再把防火墙打开也不影响连接。 阅读全文
摘要：
错误使用eval，未定义与‘struct‘类型的输入参数相对应的函数‘workspacefunc‘ 阅读全文
摘要：
在QA环节，有位同学问了第六章的predict函数在哪，书中没有给出，使用predict_ch3稍作更改可得。 def predict_ch6(net, test_iter, device, n=6): #@save """预测标签（定义见第3章）""" for X, y in test_iter: 阅读全文
摘要：
说明了在SE序列中，K空间是如何由FID信号进行填充的 阅读全文
摘要：
对核磁共振成像而言，最为基本的加权成像包括T1-weighted(T1W), T2-weighted(T2W), proton density (PDW)。 阅读全文
摘要：
1 clock module top_module ( ); reg clk; dut U1(.clk(clk)); initial begin clk = 0; end always begin #5; clk = ~clk; end endmodule 2 Tb/tb1 module top_m 阅读全文
摘要：
1 Finding bugs in code 1.1 Bugs mux2 module top_module ( input sel, input [7:0] a, input [7:0] b, output [7:0] out ); assign out = sel ? a:b; endmodul 阅读全文
摘要：
1 Combinational Logic 1.1 Basic Gates 1.1.1 Exams/m2014 q4h module top_module ( input in, output out); assign out = in; endmodule 1.1.2 Exams/m2014 q4 阅读全文
摘要：
Verilog Language 1 Basics 1.1 Wire module top_module( input in, output out ); assign out = in; endmodule 1.2 Wire4 module top_module( input a,b,c, out 阅读全文
摘要：
Getting started 1 Step one module top_module( output one ); // Insert your code here assign one = 1'b1; endmodule 2 Zero module top_module( output zer 阅读全文