摘要: 这两天,邮箱里的一封邮件让我发现了一块宝——锆石科技的FPGA学习视频,说实话,自从我接触FPGA到现在,已经有三年多的时间了,今天是我第一次惊叹:“哇!终于有一套相对全面的FPGA学习视频教程啦!”粗略地看了一下,这套教程从基本的数字电路知识到Verilog语法,再到FPGA基本实例开发,最后到N 阅读全文
posted @ 2016-07-24 11:14 cn三爷 阅读(8319) 评论(0) 推荐(2) 编辑
摘要: 昨天晚上,帮师弟用LabVIEW做了一个智能家居报警系统的上位机软件,挺好玩的,虽然功能不多、结构也简单,但是,所用到的技术对于学习LabVIEW的人来说很重要。 首先,贴出前面板的图片来。单片机向上位机发送的帧格式为:0x0A+3字节的温度数据+0x0B+4字节的烟雾浓度数据+0x0C+1字节的开 阅读全文
posted @ 2016-07-08 10:13 cn三爷 阅读(2061) 评论(1) 推荐(0) 编辑
摘要: 最近这段时间,在忙着帮师兄弄MAPGIS的作图,说实话,第一次接触这玩意,感觉这个软件很难玩,加之我又是学电子通信出身的,对地理作图这些玩意完全不懂。 要求如下: (1)将suffer生成的平切图导入到MAPGIS中,以便用户查看哪些位置存在电阻率异常的情况,从而判断煤炭采空区的位置; (2)将已测 阅读全文
posted @ 2016-07-03 23:30 cn三爷 阅读(1324) 评论(0) 推荐(0) 编辑
摘要: 针对这个问题,通常网上的解决办法有如下两种: (1)使用round函数,这种方法能达到目的,但是,不能将原来的单元格删除,否则会报错; (2)修改单元格的格式,设置显示的小数位数为0,其实,这种方法达不到解决问题的目的,因为它只是隐藏了小数部分,而并没有去掉小数部分,若将excel存为其他格式的文件 阅读全文
posted @ 2016-07-03 22:07 cn三爷 阅读(6525) 评论(0) 推荐(0) 编辑
摘要: 实验目的: 最近几天,师兄安排我帮他用FPGA做一个FIFO,用FPGA接收DSP采集和做完信号处理的数据,然后将数据存入FIFO中,ARM再从FIFO中将数据读走,大概的模型如图1所示: 图1 结构框图 如图1,cs_n为片选信号,DSP和ARM各给FPGA一个片选信号,低电平有效;wr_n为DS 阅读全文
posted @ 2016-03-09 22:22 cn三爷 阅读(1902) 评论(0) 推荐(0) 编辑
摘要: 学习目的: (1) 熟悉Altera FPGA的PLL的四种工作模式,同时掌握锁相环的工作原理; (2) 掌握PLL IP核的配置过程及使用方法; (3) 掌握ROM IP核的配置过程及初始化方法,学会用MATLAB产生mif文件来初始化ROM。 学习过程: 【PLL的四种模式】 ① PLL的源同步模式 特点:在PLL的作用下,从输入管脚到寄存器,时钟信号与数据信号的相位差一直保持不... 阅读全文
posted @ 2016-03-09 10:30 cn三爷 阅读(9486) 评论(1) 推荐(0) 编辑
摘要: 学习目的: (1) 熟悉SPI接口和它的读写时序; (2) 复习Verilog仿真语句中的$readmemb命令和$display命令; (3) 掌握SPI接口写时序操作的硬件语言描述流程(本例仅以写时序为例),为以后描述更复杂的时序逻辑电路奠定基础。 学习过程: 【SPI的相关知识】 ① SPI的 阅读全文
posted @ 2016-03-09 00:24 cn三爷 阅读(4483) 评论(2) 推荐(0) 编辑
摘要: 【学习目的】 ① 学习异步并行接口的读写时序操作,掌握异步并口的时序描述方法; ② 复习inout双向端口的Verilog HDL描述方法及仿真方法; ③ 掌握收/发双向通讯方式的仿真方法。 【异步并口的相关知识】 (1)异步并口的应用及优缺点 并口的最大缺陷:拥有多路数据总线和地址总线,因为走线长度、用线材料存在差异,所以,当信号的频率提高后,会存在线路延迟不同的现象,从而造成各路... 阅读全文
posted @ 2016-03-08 22:40 cn三爷 阅读(5192) 评论(0) 推荐(0) 编辑