摘要: 一般常见的分频器的最小单位为1,并且输出时钟为50%占空比。对于N+0.5倍分频也不难实现,但是却难以实现50%占空比,本文参考网上的思路,给出了一种实现N+0.5分频器的实现方法以及Verilog仿真源码。对于分频器,k分频说明分频后的时钟周期等于k倍原时钟周期,则(n-0.5)分频的思路:1、设... 阅读全文
posted @ 2014-12-05 14:51 huangqiwei 阅读(1513) 评论(0) 推荐(0) 编辑