AXI总线操作注意事项
由于要使用ZYNQ来访问外设寄存器,在block design中例化了axilite-->apb,最终接到PL端的接口是APB4总线,相比于APB3多了STRB和PROT信号。
在访问APB外设的时候可以按照8bit,16bit,32bit 三种方法进行访问。此处需要注意,如果按照8bit进行访问地址可以是任意地址,如果按照16bit进行访问地址需要按照2byte对齐,如果按照32bit进行访问,地址需要4byte对齐!
Xil_Out8(addr,data);
Xil_Out16(addr&0xfffe,data);
Xil_Out32(addr&0xfffffffc,data);
************************************************************************************************
作者:huakaimanlin
出处:https://www.cnblogs.com/huakaimanlin/
版权所有,如需转载请声明出处