2016年1月26日
ALTERA系列FPGA时序分析（二）
摘要： 一、基本时序路径1.FPGA内部来说，常见的基本时序路径（即静态时序分析对象）有以下四类：(1)内部寄存器之间的时序路径，即reg2reg(2)输入引脚到内部寄存器的时序路径，即pin2reg(3)内部寄存器到到输引脚的时序路径，即reg2pin(4)输入引脚到输出引脚的时序路径，即pin2pin其... 阅读全文
posted @ 2016-01-26 16:33 追梦·圆梦 阅读(2168) 评论(3) 推荐(0) 编辑