摘要：
转战Android 阅读全文
摘要：
一、基本时序路径1.FPGA内部来说，常见的基本时序路径（即静态时序分析对象）有以下四类：(1)内部寄存器之间的时序路径，即reg2reg(2)输入引脚到内部寄存器的时序路径，即pin2reg(3)内部寄存器到到输引脚的时序路径，即reg2pin(4)输入引脚到输出引脚的时序路径，即pin2pin其... 阅读全文
摘要：
好啦，继上篇搞完了卷积，现在就来搞傅里叶吧，不过傅里叶真的不简单，小编功力不够深厚，但是，一点点干货还是有的，给大家分享一下这个变态的傅里叶吧，给大家分享个链接吧，请接招： http://mp.weixin.qq.com/s?__biz=MjM5MTIwMjY1Mg==&mid=400470679& 阅读全文
摘要：
作为一名苦逼工科生，《信号与系统》+《数字信号处理》是绕不过去的坎，各种让人头疼的概念与数学公式：傅里叶变化、拉普拉斯变化、Z变换、卷积、循环卷积、自相关、互相关、离散傅里叶变化、离散傅里叶时间变化…… 前一段时间在知乎发现一个有趣例子，生动形象地解释了卷积的物理意义，且解释的较为准确，下面，正文来了： 比如说你的老板命令你干活，你却到楼下打台球去了，后来被老板发现，他非常气愤，扇了你一巴掌（注意... 阅读全文
摘要：
一. 约束的基本介绍1.约束的分类.时序约束：主要用于规范设计的时序行为，表达设计者期望满足的时序条指导综合和布局布线阶段的优化算法等。区域与位置约束：主要用于指定芯片I/O引脚位置以及指导实现工具在芯特定的物理区域进行布局布线。其他约束：泛指目标芯片型号、接口位置，电气特性等约束属性。2.时序约束... 阅读全文
摘要：
很多刚接触阻抗的人都会有这个疑问，为什么常见的板内单端走线都是默认要求按照50欧姆来管控而不是40欧姆或者60欧姆？这是一个看似简单但又不好回答的问题。在写这篇文章前我们也查找了很多资料，其中最有知名度的是Howard Johnson, PhD关于此问题的答复，原文可以详见如下链接：http://www.edadoc.com/cn/jswz/show_815.html，相信很多人都有看过。 ... 阅读全文
摘要：
一．LVDS简介1.１、LVDS信号介绍LVDS：Low Voltage Differential Signaling，低电压差分信号。LVDS传输支持速率一般在155Mbps（大约为77MHZ）以上。LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传... 阅读全文