2022年10月4日
FPGA学习入门1
摘要： 1. 初始化与时序控制 编写下面的代码控制clk_i和rst_n_i寄存器 其中#20表示延时20ns，20ns相当于模拟对应50MHZ的晶振 module tb_test(); reg clk_i; reg rst_n_i; wire[4:0]result1_o,result2_o; unbloc 阅读全文
posted @ 2022-10-04 19:33 静候佳茵 阅读(65) 评论(0) 推荐(0) 编辑