计组课设笔记
quatus ii使用方法
器件选择
项目名称开头不能是数字，只能是字母
实验1的16位寄存器 中 用到的D触发器
在quartus ii中的代码：dff
作用：
触发器是时序逻辑电路的基本单元，用来存储1位2进制信息，具有记忆和存储功能，其信息由双稳态电路来保存。触发器位脉冲边缘敏感器间，分为上升沿敏感和下降沿敏感。
D触发器是一种最简单的触发器，在触发边沿到来时，将输入端的值存入其中，并且这个值与当前存储的值无关。
使用方法：
D端为要存的数字
CLK为脉冲信号
Q端为输出的数字
当CLK为上升沿也就是为1时候，D端的数字被送到Q端
如图可以看出，只有当CLK变为上升沿的一瞬间，D的信号才会被送到Q
为了保证D端数据能够成功送到Q，需要使得CLK晚于D信号一小段时间，而不能两者同时上升，这样可能D端的0被输入到Q了
观察模拟可以发现，480ns 到500ns之间，Q15成功接收到了D15的1信号，但Q14,13,12并没有接收到对应D的1信号而是读取了前面的0信号
uPC 测试
本质上为计数器：模256计数器：
工作
当LOAD，ET，EP都为1（高电平）时， uPC开始工作
CLRN为0时， 清空Q0-Q7输出端的数，为1时，不清空而进行计数
每次有一个CLK上升沿信号，uPC就加一并输出到Q7—Q0，实现PC+1的功能
D0-D7端均不进行输入
测试
每次CLK上升信号时，Q0-Q7就+1
实验二中的数据选择器
由于XPC与XMAR同时只能有一个为1有一个为0而不能同时为1或者0，因此将数据选择器设计如下：
针对输入数据的每一位：
通过与门inst与inst4， 可以把X1或者X2中为0的那个屏蔽，而使得为1的那个的与门输出端恒与数据端相等，如假设X1为1，X2位0：则：
inst的输出与IN1始终一致，都为1或者都为0
inst4的输出恒为0而将IN2屏蔽
再通过异或门，使得OUTPUT的输出恒与inst一致
从而实现了数据选择
仿真：
