摘要： 本文主要讲述的是 modelsim与debussy的联合仿真。 前提：已经安装好 modelsim和debussy软件。 步骤： 1、将Debussy安装目录下share\PLI\modelsim_pli54\WINNT\novas.dll拷贝到 questa... 阅读全文

摘要： 编写一个同步ram。 一个简单的同步ram。 Module ram#( Parameter WIDTH = 32; Parameter DEPTH =1024; )( Input i_clk, Input [WIDTH-1:0] i_wr_data, Inpu... 阅读全文

摘要： 同步fifo，不考虑地址full,empty,cnt等非组要信号。 可用于考试时，现场编写的代码。 Module fifo # ( Parameter FIFO_WIDTH =32, Parameter FIFO_DEPTH =16, )( Input i... 阅读全文

摘要： matlab使用的版本：matlab 2018A txt文件内的数据格式： 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 等多维数组。 matlab代码： clc;clear;close all;a temp = t... 阅读全文

摘要： 仿真工具：questasim 10.7c fpga平台：vivado 2018.03 在写完工程和写完test beach文件后，怎么通过脚本在questasim中仿真自己写的工程呢？ 实际上，xilinx可以导出脚本文件的。 在使用vivado编译通过后，通... 阅读全文

摘要： 用刚刚生成的sof/elf文件，进行烧录， 打开NIOS II Conmand Shell工具进行烧录。 nios2-configure-sof d:/testhdmi/test.sof --cable=1 用此语句 烧录sof文件。 nios2-downl... 阅读全文

摘要： nios的调试和更改 官方生成的nios代码在，生成的文件夹中software-->tx_control_src中，里面的main函数就是主函数。 在rtl文件中新建software作为nios的工程 使用管理员模式打开nios19.4，打开位置就是sof... 阅读全文

摘要： hdmi 2.1和之前的却别就是增加了frl模式，在frl模式下，增加了training流程。 话不多说，直接那开发板进行测试了。 拿到了开发板是Arria 10 FPGA开发套件。 使用quartus 19.4/20.2的平台 直接新建一个工程，然后打开... 阅读全文

摘要： 目前我遇到了这个是导致这个错误的一个原因，并不是一定能解决的。 在eclipse中编译工程，发现报错 make: *** [test.elf] Error 1 Makefile:1013: recipe for target 'test.elf' failed... 阅读全文

摘要： 在nios的手册中，有这样一句话。 在pro19.2版和standard19.1版之后，官方把Cygwin组件给删除了，用WSL替代了，所以在使用nios之前，需要给自己的环境安装wsl环境。 WSL: windows subsystem for l... 阅读全文