在qsys端自制ipcore步骤

使用软件:quaruts 18.1

在qsys端制作ipcore,可供qsys调用。

1、打开qsys的界面,点击“New Component…”进入制作ipcore的界面

2、“component Type”界面

“name”和“display name”就是ipcore的名字了。

“version”就是ipcore的版本。

“Group”就相当于制作单位。

“Description”就是功能描述”

“created by”就是作者了。

 

2、“Block Symbol”界面,这个界面是显示用的,不用设置,在后面设置好以后,这个会自动更新的,所以这个界面可以不用管。

 

3、“file”界面

这个几面,在“Synthesis file”中“add file”添加关于dp的代码文件,然后选择头文件即“Top-level file”,选择这些之后,就可以点击“analyze HDL files”来分析文件了。

注意:Top-level file要选择正确,如果代码有问题,通过analyze HDL files就可以分析出来的。

 

4、“Parameters”几面,这个界面应该是选择界面的默认设置。

5、“signals & Interfaces”界面,设置管脚界面。

这个界面是最花时间的,需要大量的时间来更改管脚,改好时钟,复位等引脚一般就可以了。

6、设置好之后,点击finish就可以生成了。然后在下面就可以看到刚刚设置的ipcore了。

posted @ 2020-11-13 18:38  hhh-fpga  阅读(158)  评论(0编辑  收藏  举报