会员
周边
众包
新闻
博问
闪存
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
hf-z
博客园
首页
新随笔
联系
订阅
管理
2016年5月17日
用Sublime Text搭建简易IDE编写Verilog代码
摘要: 前言 Verilog是一种硬件描述语言(HDL),该语言在Windows上有集成开发环境可以使用,如ModelSim,但ModelSim的编辑器不太好用因此笔者萌生了用Sublime Text3来编写Verilog的想法。下面我们将围绕着Sublime Text3搭建起一个简易的IDE, 我将尽量把
阅读全文
posted @ 2016-05-17 20:17 hf-z
阅读(4547)
评论(1)
推荐(2)
编辑
公告