摘要：
本文转自 http://www.cnblogs.com/inet2012/archive/2012/03/07/2384149.html launch edge和latch edge分别是指一条路径的起点和终点，只是一个参考时间，本身没有什么意义，latch_edge-launch_edge才有意义 阅读全文
摘要：
在数字系统中，各模块应采取尽量采取寄存输入和寄存输出，主要有以下优点： 1.模块化清晰（特别是寄存输出） 2.提高系统最高工作速率 3.有利于整个系统和单个模块分别进行静态时序分析 输入电路 dina,dinb对应芯片的输入引脚 always @(negedge rst or posedge clk 阅读全文
摘要：
黑盒： 对于一段程序，对其测试时，不需要知道内部结构和特性，在输入接口处输入激励，观察输出是否正确。 主要用于软件界面和功能测试。 实际应用中，由于输入为无穷个，不仅要测试所有合法的输入，也要测试不合法但是可能发生的输入。 白盒： 白盒测试也称结构测试和逻辑驱动测试，知道程序内部结构，验证内部每条通 阅读全文
摘要：
焊盘：形状、尺寸、孔径、阻焊层、助焊层 阻焊层（Solder Mask）： 绿油层，将不需要焊接的地方涂一层阻焊物质，防止焊锡流动，溢出引起短路。 助焊层(Paste Mask)： 非布线层，该层用来制作钢网，钢网上的孔对应电路板上SMD器件的焊点，在SMD器件焊接时，先将钢网盖在电路板上，然后涂上 阅读全文
摘要：
Class与Subclass 同一根线在不同的Subclass里的含义不一样，下面介绍常用Class和Subclass的含义 1.Etch 包括TOP和BOTTOM，用于走线和覆铜 2.Package Geometry 与封装相关的内容。 Assembly_TOP/Bottom 安装丝印层。因为有些 阅读全文
摘要：
Allegro常用组件： 1.orcad capture cis >>原理图 2.PCB editor >>PCB 3.PAD designer >>PAD orcad capture cis >>原理图 建立文件 工具栏 其中： off-page connector 端口连接符号 在同一层次电路原 阅读全文
摘要：
Zynq-7000系列器件PS端的DMA控制器采用ARM的IP核DMA-330（PL-330）实现。 特点： 1.8个独立的通道，4个可用于PL—PS间数据管理，每个通道有1024Byte的MFIFO 2.使用CPU_2x 时钟搬运数据，CPU_2x = （CPU frq/6）*2 3.执行自定义内 阅读全文
摘要：
参考：PG201 AXI DMA v7.1 AXI IP核 功能：一旦处理器配置好传输方式之后，DMA可以自己完成内存数据的搬进或者搬出，而不需要处理器的介入。如果使用方法得当，DMA可以显著地提高系统性能。 AXIDMA IP有6个接口，S_AXI_LITE是ARM配置dma寄存器的接口，M_AX 阅读全文
摘要：
参考：http://www.xilinx.com/support/documentation/ip_documentation/axis_infrastructure_ip_suite/v1_1/pg085-axi4stream-infrastructure.pdf Component Name： 阅读全文
摘要：
This issue has been observed in 2015.3, 2015.4, and 2015.4.1 builds of Vivado. When you create and add a Custom AXI Peripheral, the xparameters.h file 阅读全文