10 2018 档案

摘要:电荷泵锁相环的数字锁定检测电路应用分析 转载 作者:Steven Shi,Nick Dai 德州仪器 电荷泵锁相环的锁定指示电路设计,常用的方法是在PFD 电路中通过检测经分频后的参考输入和本振反馈信号的相位误差来实现,当相位误差超过某个锁定检测窗口时,锁相环电路就上报失锁告警。由于数字锁定指示电路 阅读全文
posted @ 2018-10-31 09:12 黄小鱼 阅读(1022) 评论(0) 推荐(0)
摘要:1.在project中选择IP Catalog 在IP Catalog中选择 >Block Memory Generator >RAMs&ROMs&BRAM >Block Memory Generator 2.basic 选择Single Port ROM 3.设置PORT A的宽度和深度 4.Lo 阅读全文
posted @ 2018-10-29 18:27 黄小鱼 阅读(5003) 评论(0) 推荐(0)
摘要:1.在project中选择IP Catalog 在IP Catalog中选择FPGA Features and Design >Clocking >Clocking Wizard 2.在primitive选择MMCM,混合时钟管理单元。 Component Name 名字 配置Clocking Fe 阅读全文
posted @ 2018-10-29 17:22 黄小鱼 阅读(4926) 评论(0) 推荐(0)
摘要:时钟架构总览 7系的FPGA使用了专用的全局(Global)和区域(Regional)IO和时钟资源来管理设计中各种的时钟需求。Clock Management Tiles(CMT)提供了时钟合成(Clock frequency synthesis),倾斜矫正(deskew),过滤抖动(jitter 阅读全文
posted @ 2018-10-16 20:47 黄小鱼 阅读(3989) 评论(0) 推荐(1)
摘要:摘自网上 : http://xilinx.eetop.cn/viewnews-1482 The DCM is a Digital Clock Manager - at its heart it is a Delay Locked Loop. This has the ability to deske 阅读全文
posted @ 2018-10-16 10:46 黄小鱼 阅读(1728) 评论(0) 推荐(0)
摘要:源自网上总结 电路板的层叠 四层板,六层板,八层板常用结构: 将第二层作为完整的地平面,将重要的信号线走在顶层(包括射频走线),以便很好的控制阻抗。 可以用Polar计算单端阻抗或者一些软件自带阻抗计算器。 阻抗控制 在我们进行原理设计与仿真之后,在Layout中很值得注意的一件事情就是阻抗控制。众 阅读全文
posted @ 2018-10-12 21:09 黄小鱼 阅读(6440) 评论(0) 推荐(0)
摘要:基本流程:前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制版。 1.前期准备 软件工具+相应的库(一定要积累,形成自己的原理图库和封装库) 元件库要求: 1.管脚属性和PCB相对应 2.简单清晰易懂 比如画芯片时在原理图上最好能看到芯片大小形状和 阅读全文
posted @ 2018-10-12 15:07 黄小鱼 阅读(1440) 评论(0) 推荐(0)
摘要:1.高速信号在走线的时候出现直角有什么影响? 答:A.遇到直角,线宽会发生变化,线路的阻抗因为线宽的变化变得不再连续,阻抗不连续会带来信号的反射。 B.传输线直角会形成寄生电容,会减缓信号的上升时间。 C.直角处在高速信号传输时,相当于天线,会造成EMI干扰。 2.A、B、AB、D类功放? 纯甲类功 阅读全文
posted @ 2018-10-08 22:20 黄小鱼 阅读(7233) 评论(0) 推荐(0)