06 2016 档案

verilog实现中值滤波
摘要:前言 项目需要,想要实现算法中的其中一步即中值滤波,同时,因为图像处理部分中值滤波相对来说还是比较简单的,将中值滤波的硬件实现作为进入FPGA领域的第一次尝试。虽然说网上有较多关于中值滤波的文档,可是说实话,其一没有详细地讲解实现方法及原因,其二没有关于完整过程的叙述,其三有些网站上有代码但是下载下 阅读全文

posted @ 2016-06-13 13:14 鹅要长大 阅读(13397) 评论(26) 推荐(6) 编辑

使用matlab和ISE 创建并仿真ROM IP核
摘要:前言 本人想使用简单的中值滤波进行verilog相关算法的硬件实现,由于HDL设计软件不能直接处理图像,大部分过程都是可以将图像按照一定的顺序保存到TXT文档中,经过Modelsim仿真后,处理的数据再经过matlab显示图像;图像首先通过matlab或者C语言保存在TXT文档中,生成测试向量文件, 阅读全文

posted @ 2016-06-12 15:23 鹅要长大 阅读(10491) 评论(0) 推荐(0) 编辑

导航

点击右上角即可分享
微信分享提示