05 2022 档案

DE10-Lite加速度计使用教程
摘要:DE10-Lite加速度计使用教程 1. 概述 DE10-Lite实验板上有一片5轴加速度计芯片ADXL345(通常称为G-sensor)。它可以用来测量板子的倾斜角度。本文讲述如何以50次/秒的速度读取其X轴和Y轴的数据。 在使用SystemBuilder建立工程时,勾选Accelerometer 阅读全文

posted @ 2022-05-31 15:32 yf.x 阅读(710) 评论(0) 推荐(0) 编辑

M9K内存使用教程
摘要:M9K内存使用教程 M9K内存是Altera内嵌的高密度存储阵列.现代的FPGA基本都包含类似的不同大小的内存. M9K的每个块有8192位(包含校验位实际是9216位).配置灵活.详细了解M9K可参考其讲义或MAX10 FPGA的文档. 如何在Quartus里使用M9K 通过以下步骤可以初始化M9 阅读全文

posted @ 2022-05-30 20:03 yf.x 阅读(1158) 评论(0) 推荐(0) 编辑

使用组合逻辑电路驱动VGA显示器
摘要:使用组合逻辑电路驱动VGA显示器 1. 概述 本文讲述一种不使用缓冲存储器驱动VGA显示的简单方法.其中,VGA分辨率采用DE10-Lite建议使用的640X480.像素的时钟25MHz,刷新率59.5帧/秒. 在DE10-Lite实验板上,VGA接口使用4位数值表示色彩.全0表示不亮,全1表示亮度 阅读全文

posted @ 2022-05-30 16:43 yf.x 阅读(327) 评论(0) 推荐(0) 编辑

DE10-Lite锁相环使用教程
摘要:DE10-Lite锁相环使用教程 目标:本文讲述如何在Quartus里设置和例化一个锁相环. 引言 锁相环(PLL)是一种闭环频率控制电路,用于比较压控振荡器的输入信号和输出信号之间的相位差. 负反馈回路迫使锁相环的输出信号与输入信号同相。 几乎所有的FPGA都含有用于时钟产生和分配的片内锁相环.锁 阅读全文

posted @ 2022-05-26 20:38 yf.x 阅读(573) 评论(0) 推荐(0) 编辑

FPGA最大工作频率教程
摘要:FPGA最大工作频率教程 1. Quartus的时序分析 作为编译过程的一部分,Quartus对布局布线的电路做时序分析。在编译报告里,展开“Timing Analyzer”,这里有几种不同模型的时序分析结果。我们参考最慢的一种模型:Slow 1200mV 85C Model。展开这个模型,选择Fm 阅读全文

posted @ 2022-05-25 20:05 yf.x 阅读(1807) 评论(0) 推荐(0) 编辑

DE10-Lite输入/出高/低电平说明
摘要:DE10-Lite输入/出高/低电平说明 DE10-Lite实验板上有一些设备可以输入/出高/低电平,说明如下: HEX 7-segment LED displays (active low)共阳极 On — "0" Off — "1" LEDR LED displays (active high) 阅读全文

posted @ 2022-05-25 16:46 yf.x 阅读(221) 评论(0) 推荐(0) 编辑

构建和调试电路的技巧
摘要:构建和调试电路的技巧 构建电路的技巧 要使电路能够工作的最快的方式就是深思熟虑,拿起纸笔,画波形,考虑测试用例,各种模式.甚至在设计输入到电脑之前就非常确定电路的每一部分是如何工作的.这样,就可以掌控全局,做的又快又好. 若有可能,尽量分模块检查电路的功能,构建子电路,先测试再级联. 实验需要花大量 阅读全文

posted @ 2022-05-25 16:16 yf.x 阅读(94) 评论(0) 推荐(0) 编辑

Modelsim使用指南
摘要:Modelsim使用指南 本文讲述Modelsim的使用步骤. 添加一个测试文件,比如modulename.v。 编辑这个Verilog模块。 为了方便讲述,顶层模块名命名为“top”。 Modelsim的参考文档可从:Help > PDF Documentation >选择下载。 1. 设置 如同 阅读全文

posted @ 2022-05-25 11:25 yf.x 阅读(784) 评论(0) 推荐(0) 编辑

< 2025年3月 >
23 24 25 26 27 28 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 29
30 31 1 2 3 4 5

导航

统计

点击右上角即可分享
微信分享提示