2011年7月12日

[笔记]再笔记--边干边学Verilog HDL --004

摘要: lab04 消抖模块之二本实验当检测到由高到低的电平变化时,产生一个时钟的高脉冲。当检测到由低到高的电平变化时,只消抖,输出不变。代码在lab03的基础上修改如下:delay_module.v1 case (i)2 3 2'd0:4 if (H2L_sig) i <= 2'd1;5 else if (L2H_sig) i <= 2'd3;6 7 2'd1:8 if (count_ms == 4'd10) begin9 isCount <= 1'b0;10 rpin_out <= 1'b1; 11 i <= 2 阅读全文

posted @ 2011-07-12 16:46 yf.x 阅读(709) 评论(0) 推荐(0) 编辑

[笔记]再笔记--边干边学Verilog HDL --003

摘要: lab03 消抖模块之一本实验是一个简单的按键消抖。主要由电平检测和10ms延时2个模块组成。以前,知道按键要消抖,但一直没做过。究其原因,可能是觉得麻烦,效果不炫,悲哀。无论如何,“出来混,总要还的”。咋消抖呢?大大们说,先检测电平变化,再将确定的变化延时输出。说起来简单,其中还有些小九九:1> 消的是什么抖?首先,要搞清楚,“抖”(跳变)是从哪里来的,最开始,我们的常识:按下按键,电平就变了。假设是由高变低。事实上,在按下的过程中,由于,按键大多是机械结构,就会产生轻微的跳变,瞬间(us级)跳变n次。也就是说这个瞬间,电平不是那么“干净”,所以就有了消抖的需求:期颐得到“干净”、确定 阅读全文

posted @ 2011-07-12 16:02 yf.x 阅读(1339) 评论(0) 推荐(0) 编辑

导航