05 2011 档案

【笔记】Stanford OpenCourse—CS106A:Programming Methodology—002
摘要:Problem solving in Karel DecompositionThe Idea of an algorithm1. 翻山越岭的Karl Karl爬山,不管是百步梯还是千步梯,类似图1 图 1这个范例主要学习将问题分解成一个个简单的模块,化繁为简,逐步求精。思路:1> Karel来到山脚下(爬山当然要先到山边,没有自驾车,没有景区bus,没有。。。,只有2条腿;)。2> 开始爬山,就是上楼梯,下楼梯;3> 离开(爬山结束,该干嘛干嘛去,反正不能堵了山门干收费的勾当)。1>和3>好说,Karel够单一,认准一个方向(east)直走,碰到墙就停下。2> 阅读全文

posted @ 2011-05-31 23:45 yf.x 阅读(958) 评论(0) 推荐(0) 编辑

【笔记】Stanford OpenCourse—CS106A:Programming Methodology—001
摘要:Karel the robot learns javach1-ch31. you’ll get to pratice using the eclipse editor and the debugger from the very begining of the course.2. problem solving is the essence of programming, the rules are just a minor concern along the way.3. by starting with Karel, you can concentrate on solving probl 阅读全文

posted @ 2011-05-30 17:35 yf.x 阅读(1324) 评论(0) 推荐(1) 编辑

【原创】基于Altera DE2的数字实验—001_3 (DE2)(Digital Logical)(Verilog)
摘要:Project 3 本实验实现一个定时器。KEY3可以启动和停止计时。KEY0复位(计数停止)。基本思路就是利用Project 2的分频时钟100Hz驱动十进制的计数器,将4个十进制的计数器串联,那么在HEX3-2上显示的数字就以S递增。本实验包含以下内容:1. 顶层模块的设计。2. 单稳态脉冲的生成。3. 编译报告。设计1. 顶层模块(1)设置状态变量和计数器 (2)设计一个4个数字的行波进位十进制计数器 (3)将计数结果显示在7-segment上 (4)使用选通时钟控制计数器 (5)使用单稳触发复位信号。 (6)用KEY3和KEY0控制状态 (7)把state和reset信号显示在绿色le 阅读全文

posted @ 2011-05-14 16:59 yf.x 阅读(1215) 评论(0) 推荐(0) 编辑

【原创】基于Altera DE2的数字实验—001_2 (DE2)(Digital Logical)(Verilog)
摘要:Project 2 本实验主要是练习计数器,以及利用计数器分频。本实验包含以下内容:1. 时钟分频2. 十进制计数器3. 十六进制计数器4. Quartus II的编译报告设计1. 时钟分频 把DE2上的50MHz的时钟分成以下7种: 在顶层模块(diglab2)里我们把上述分频得到的7个时钟组成的数组叫做myclock。 分频所得的时钟可映射到外部I/O接口,以备他用: 把1Hz-10KHz的时钟接到绿色LED.观察.只有1Hz和10Hz的可辨. 本实验分频的思路很简单,先把50MHz的时钟用50分频分成1MHz,然后再用10分频递推分频,直到1Hz.有点像行波进位加法器的思路,同样,性能应 阅读全文

posted @ 2011-05-13 21:13 yf.x 阅读(2234) 评论(6) 推荐(2) 编辑

【原创】基于Altera DE2的数字实验—001_1 (DE2)(Digital Logical)(Verilog)
摘要:DE2的基本使用技巧 本篇的3个实验包含DE2的拨动开关,数码管和七段码数码管显示的使用。前提,需要了解Quartus II的基本使用方法。Project 1 通过拨动开关SW15-0设置一个16-bit的值,并将这个值通过按动KEY3显示在HEX3-0上。project 1 code: 1 /* File name : diglab1.v 2 * Functon : The user can set a 16-bit value using toggle switches 15-0 and transfer 3 * value to the first four hex digit disp 阅读全文

posted @ 2011-05-13 17:27 yf.x 阅读(1794) 评论(8) 推荐(1) 编辑

【翻译】Nios II处理器简介 (Nios II)
摘要:Altera Nios II处理器简介 本文介绍的Altera Nios II处理器是一个可在Altera FPGA器件里实现的软核处理器。主要讲述Nios II的基本架构和其指令集。配合Quartus II软件,使用Altera的SOPC Builder可以很容易的把Nios II处理器和它的内存及外围组件例化。 关于Nios II处理的完整描述请参阅《Nios II处理器参考手册》,在Alte... 阅读全文

posted @ 2011-05-08 17:35 yf.x 阅读(4116) 评论(2) 推荐(3) 编辑

【翻译】Quartus II里如何仿真
摘要:在Quartus II里仿真Verlog设计本文介绍Quartus II仿真器的基本特点。演示仿真器如何判断电路的正确性和性能。 目录l 范例电路 l 使用波形编辑器 l 功能仿真 l 时序仿真 Quartus II软件包含一个仿真器(当然是10.0之前的版本才有J),可用来对在Altera的可编程器件里实现的设计电路做行为和性能仿真。使用测试变量作为输入,观察生成的响应。另外,为了观测I/O引脚的仿真值,可在电路的内部节点添加探针。仿真器使用波形编辑器,便于表达期望的信号。 本文的目标: l 测试设计电路所需的测试变量 l 使用Quartus II波形编辑器画测试波形 l 功能仿真,验证综合 阅读全文

posted @ 2011-05-07 15:40 yf.x 阅读(16768) 评论(7) 推荐(2) 编辑

【翻译】DE2入门指南系列
摘要:DE2的光盘自带的入门资料,版本为1.6.分为以下几篇: 1. Quartus II使用指南 2. DE2初始化 3. lpm的使用方法 4. 时序分析和约束 5. 仿真 6. DE2的SDRAM使用方法 7. SOPC简介 8. Nios II简介 阅读全文

posted @ 2011-05-07 10:15 yf.x 阅读(712) 评论(0) 推荐(0) 编辑

【翻译】Nios design contest 2007-001
摘要:3等奖使用数字分析的自动音频均衡器Institution: Hanyang University Participants: Sung-Wook Kim, Eun-Chan Kim, Bum-Su Jeong Instructor: Professor Jae-Myoung Jeong 设计简介我们的项目是一个使用数字信号分析的自动音频均衡器,可使低端的扬声器发出高端扩音的音质。消费者可据期望的音质复制扬声器的特性并将这些特性应用于低端的扬声器。本项目结构和应用简单,使用户用廉价的扬声器就可以享受较好的音质。 本项目设备经济,不需要升级现有系统就可用于高端的监视设备实现流畅响应。 功能描述均衡 阅读全文

posted @ 2011-05-05 11:23 yf.x 阅读(438) 评论(0) 推荐(0) 编辑

【翻译】数字系统快速原型--ch08
摘要:8 状态机设计:电子火车控制器8.3 火车控制问题图8.1列出一个小型的电子火车系统轨道图。2列火车,分别命名为A和B,运行在轨道上,希望不会碰撞。要避免碰撞,需要一个安全控制器来控制火车无事故的出入交叉点。 为了安全运行,同一时间只能有一列火车出现在给定的轨道段上。图8.1所示的轨道图将轨道分为4部分。每段轨道都有感应器检测火车的出入点。 在图8.1中,有2列火车A和B。例如,假设火车A总是运行在外围轨道,火车B总是运行在内圈轨道。在某一时刻,火车A逆时针运行刚好通过感应器4接近开关3.我们假设火车B也是逆时针运行接近感应器2.既然火车B将要进入公共轨道段(轨道段2)。当火车A到达感应器1必 阅读全文

posted @ 2011-05-04 21:08 yf.x 阅读(665) 评论(0) 推荐(0) 编辑

< 2025年3月 >
23 24 25 26 27 28 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 29
30 31 1 2 3 4 5

导航

统计

点击右上角即可分享
微信分享提示