07 2010 档案

【原创】DE2实验练习解答—lab6 Adders,Subtractors,and Multipliers [Veriglog] [Digital logic]
摘要:本练习的目的是实现算术运算电路。每种电路用2种方法实现:Verilog语言描述和LPM。并比较其不同。Part I 8-bit的加法器要求:支持有符号的数的2的补码的形式;带溢出信号,当结果不对时,溢出为1;代码part1.v[代码] 图1 part1编译结果这部分要注意的就是2的补码的表示,和溢出信号的推导。可参阅Reference【1】。Part II 加、减电路要求:在part I的基础上修... 阅读全文

posted @ 2010-07-05 22:58 yf.x 阅读(3094) 评论(0) 推荐(1) 编辑

< 2025年3月 >
23 24 25 26 27 28 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 29
30 31 1 2 3 4 5

导航

统计

点击右上角即可分享
微信分享提示