【原创】DE2实验练习解答—lab5 Clocks and Timers 【Verilog】【Digital Logic】
摘要：
本练习的主要目的是如何实现和使用一个实时时钟。Part I 3位BCD计数器 设计一个3位的BCD计数器。其值按秒递增，输出显示在HEX2~0上，用KEY0复位。计数器的控制信号由50MHz的时钟提供。分析：按秒递增计数，所以要把50MHz的时钟分频得到1Hz的脉冲。3位BCD计数器，可用1位BCD计数器组合，其计数范围000~999。Part I 代码如下：[代码][代码][代码]Part II... 阅读全文
posted @ 2010-06-20 17:51 yf.x 阅读(3244) 评论(0) 推荐(0) 编辑
