06 2010 档案

【原创】DE2实验练习解答—lab5 Clocks and Timers 【Verilog】【Digital Logic】
摘要:本练习的主要目的是如何实现和使用一个实时时钟。Part I 3位BCD计数器 设计一个3位的BCD计数器。其值按秒递增,输出显示在HEX2~0上,用KEY0复位。计数器的控制信号由50MHz的时钟提供。分析:按秒递增计数,所以要把50MHz的时钟分频得到1Hz的脉冲。3位BCD计数器,可用1位BCD计数器组合,其计数范围000~999。Part I 代码如下:[代码][代码][代码]Part II... 阅读全文

posted @ 2010-06-20 17:51 yf.x 阅读(3266) 评论(0) 推荐(0) 编辑

【原创】DE2 实验练习解答—lab4 counters【verilog】【digital logic】
摘要:本练习的目的是使用计数器。Part I 用T触发器实现16-bit的计数器参照图 1所示的4-bit的同步计数器,实现一个16-bit 的计数器。代码16-bit counterCode highlighting produced by Actipro CodeHighlighter (freeware)http://www.CodeHighlighter.com/--> 1 //top-level file 2 module part1(KEY0,SW,HEX3,HEX2,HEX1,HEX0); 3 input KEY0; //时钟脉冲 4 input [1:0]SW; /... 阅读全文

posted @ 2010-06-04 10:33 yf.x 阅读(4465) 评论(4) 推荐(2) 编辑

< 2025年3月 >
23 24 25 26 27 28 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 29
30 31 1 2 3 4 5

导航

统计

点击右上角即可分享
微信分享提示