2010年5月17日

【翻译】在Verilog设计中使用参数化模块库(Quartus II)(Verilog)

摘要: 本文介绍如何在Quartus II里使用Altera的模块库。Contents:范例电路参数化模块库使用LPM的扩展电路(Arguemented Circuit)扩展设计的结果 实际设计中经常包含通用的电路块,比如:加法器、减法器、乘法器、译码器、计数器和移位寄存器。Altera以模块库的形式提供这些电路块,可在Verilog设计中例化。编译器可以识别模块库里用Verilog代码指定的标准功能,这... 阅读全文

posted @ 2010-05-17 17:28 yf.x 阅读(5809) 评论(1) 推荐(3) 编辑

导航