2010年5月4日

【翻译】modelsim指南 I 之基本仿真(digital logic)

摘要: Introduction本文将一步步实现以下基本仿真流程:创建设计工作库 编译设计单元 加载设计 运行仿真本文用到的设计文件本文的范例是一个8位的二进制加法计数器和相关的测试文件。保存路径:Verilog-<install_dir>/examples/tutorials/verilog/basicSimulation/counter.v and tcounter.v相关阅读用户手册的章节:设计库、Verilog和SystemVerilog仿真。参考命令:vlib,vmap,vlog,vcom,view,run.创建设计工作库在你仿真前,必须先创建一个库并编译源码到这个库。创建一个新 阅读全文

posted @ 2010-05-04 20:13 yf.x 阅读(2486) 评论(4) 推荐(1) 编辑

导航