DE10-Lite加速度计使用教程
DE10-Lite加速度计使用教程
1. 概述
DE10-Lite实验板上有一片5轴加速度计芯片ADXL345（通常称为G-sensor）。它可以用来测量板子的倾斜角度。本文讲述如何以50次/秒的速度读取其X轴和Y轴的数据。
在使用SystemBuilder建立工程时，勾选Accelerometer项。
这个接口有一点复杂，下面的*.zip文件里提供了代码和说明文件。
把以下文件复制到你的工程的hdl/子目录：
hdl/accel.v
hdl/spi_control.v
hdl/spi_serdes.v
压缩包里的test/子目录下是测试文件，可以借鉴。
2．模块说明
下面讲述如何使用spi_control模块。
- spi_control.v
这是一个用来控制主从(FPGA和加速度计)通信的模块。这个模块初始化DE10-Lite上的加速度计并周期性的采样其X轴和Y轴的数据。使用这个模块之前，请仔细阅读下面的参数和端口汇总信息。注意模块的3个时钟信号的特殊要求。生成这3个时钟信号的详细描述见文尾。
参数
n SPI_CLK_FREQ—用于SPI从端通信的时钟频率。这个时钟频率也是spi_control和spi_serdes里的大部分逻辑使用的时钟信号。这个只在2MHz验证过，所以，除非必要，不要修改这个值。
n UPDATE_FREQ—从G-sensor采样的频率，这个只在50Hz验证过，非必要，勿修改。
端口
n reset_n 为0时，复位位。
n clk 模块的时钟信号。在模块例化中，确保data_update保持一个时钟周期的高电平。这个信号经过25MHz和50MHz测试。
n spi_clk 驱动SPI的内部逻辑时钟信号。注意：这个信号必须与clk同相，否则，时序约束条件可能就不满足。
n spi_clk_out 驱动SPI外部逻辑的时钟信号。注意：其频率必须与spi_clk相同，但相位偏前270度。
n data_update 控制信号。当获取有效的data_x和data_y的新值时，保持一个时钟周期的高电平。
n data_x G_sensor的X轴的数值（当七段数码管正对着你时，左右翻转实验板），有符号的16位2的补码。只有当data_update==1时，它才有效。
n data_y G_sensor的Y轴的数值（当七段数码管正对着你时，前后翻转实验板），有符号的16位2的补码。只有当data_update==1时，它才有效。
n SPI_CSN SPI协议的片选信号。直接连接到顶层模块中同名端口。
n SPI_CLK SPI协议的时钟信号。直接连接到顶层模块中同名端口。
n SPI_SDI SPI主到从的数据线。直接连接到顶层模块中同名端口。
n SPI_SDO SPI从到主的数据线。直接连接到顶层模块中同名端口。
2．spi_serdec.v
这个模块包含一个串并转换器，用于FPGA和加速度计之间的4线模式的SPI通信。在设计中使用spi_control.v模块会例化这个模块。这个模块主要用来主从交互，不支持突发访问。
3．用锁相环配置时钟
前面提到的三个时钟信号：clk,spi_clk,spi_clk_out可以用一个PLL模块生成。参考之前的PLL例化教程。
在参数设置时，c0,c1,c2的值如下：
* c0 - Freq: 25 MHz, Phase: 0
* c1 - Freq: 2 MHz, Phase: 0
* c2 - Freq: 2 MHz, Phase 270
你设计的模块时钟信号是c0。
把这些时钟信号连接到spi_control模块的输入端口：
* c0 → clk
* c1 → spi_clk
* c2 → spi_clk_out
4．输出的范围
虽然加速度计的输出是16位的2的补码，大概在[-260,+260],但观测在[-500,+500].
5．输出的时序
实际上，新的加速度计的值随时都会产生，但是需要跟主时钟同步（25MHz或50MHz）。因此，在某些时候需要新的加速度计输出值的应用程序将需要缓冲加速度计的输出。最简单的缓冲器是一个16位寄存器，当加速计的输出有效时写入，并且可以在任何时候读取。
References：
1． EEC180 Tutorial: Using the accelerometer on the DE10-LITE board
https://www.ece.ucdavis.edu/~bbaas/180/tutorials/accelerometer.html
Written by YongfengXie
2022/05/31 Written
