Modelsim使用指南

Modelsim使用指南

本文讲述Modelsim的使用步骤.

添加一个测试文件,比如modulename.v。

编辑这个Verilog模块。

为了方便讲述，顶层模块名命名为“top”。

Modelsim的参考文档可从：Help > PDF Documentation >选择下载。

1． 设置

如同之前建议的文件组织结构所述，条理清晰的目录会给设计带来很多方便。建议建立一个文件夹，包含以下子文件夹：

l  hdl/    硬件的Verilog设计文件

l  simulation/ Modelsim相关文件

l  synthesis/  Quartus相关文件

l  testbench/  Verilog测试文件

 

运行SystemBuilder建立一个Quartus工程。顶层模块的设计文件放到hdl/目录下，其他文件放到synthesis/目录下。

 

2． Modelsim的操作步骤

1．   从开始菜单或桌面快捷方式打开Modelsim。

2．   Modelsim会自动打开上一次的工程。如果不新建工程，跳过第4步。

3．   Simulate > Runtime Options… > Defaults 标签 > Default Radix:binary 这样波形以二进制的形式显示。

4．   File > New > Project …

a)   输入工程名：top。

b)   打开simulation/目录。

c)   缺省的库名用“work”。

d)   单击“Reference Library Mapping”

e)   单击OK.

f)   弹出Add items to the Project窗口

         i.      单击Add Existing File(添加硬件设计的Verilog文件)

        ii.      Browse …切换至hdl/目录，选中所有的*.v的文件，单击Open

      iii.      单击Reference from current location

        iv.      单击OK

g)   Add Existing File（添加Verilog测试文件）。把testbench/目录里的测试文件添加到当前工程。

h)   Close

i)   现在在窗口可以看到所有的文件。

5．   若稍后要添加更多的*.v文件。在Project窗口右击 > Add to Project > Existing File …

6．   Compile 〉Compile All …

7．   如果有错误信息提示，双击红色的错误信息，查看问题所在。

8．   Simulate > Start Simulation > 弹出仿真窗口

a)   单击work前的+

b)   单击测试文件top_tb

c)   OK

9.  如果没有看到波形窗口，View > 选择Wave

10.  在窗口左边，单击底部的sim标签，选中测试文件拖拽到波形窗口，这样就把所有的信号添加到波形窗口。

11． Simulate > Run > Run –All(也可用工具栏的按钮).

12． 右侧的窗口会在底部有好几个标签页：Wave和测试文件*.v.单击Wave标签。

13． 按下f键把波形缩放至全屏，或者右击波形窗口，选择相应的缩放项。

14． 右击波形窗口里的信号名，选择合适的Radix便于观测。

15． 如果某些信号没有在波形窗口出现，或者模块修改之后，需要重新仿真。

a)   Simulate > Restart

b)   选择全部。

c)   OK

d)   Simulate 〉Run〉Run –All

e)   如果修改了设计，需要先重新编译，在Project页，右击问号图标的文件，选择Compile out-of Date,然后再执行Compile All,变成绿色的勾后，执行d).

 

 

References

1．A Guide for Using Modelsim. EEC 180 • UC Davis • B. Baas . https://www.ece.ucdavis.edu/~bbaas/180/tutorials/modelsim.guide.pdf

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Written by YongfengXie

2022/5/25 Written