随笔分类 -  DE10-Lite

分频器的应用
摘要:分频器的应用 设计输出频率为2KHz,占空比为0~100%可调PWM信号的应用电路。要求占空比的分辨率为1%。 分析 要求占空比为0~100%可调,分辨率为1%。应该有101种,用复位信号控制占空比为1,用100进制BCD码计数器控制占空比为0~99%。 开发板提供50MHz时钟,分频至2KHz, 阅读全文

posted @ 2024-06-03 19:56 yf.x 阅读(37) 评论(0) 推荐(0) 编辑

逻辑分析仪的应用
摘要:逻辑分析仪的应用 内容 建立测试工程; 新建逻辑分析文件; 添加需要观测的信号; 配置采样参数; 保存逻辑分析仪文件; 重新编译和配置。 Signal Tap Logic Analyzer是内嵌于Quartus Prime开发环境中的逻辑分析仪。可以将Signal Tap Logic Analyze 阅读全文

posted @ 2024-05-27 15:59 yf.x 阅读(87) 评论(0) 推荐(0) 编辑

在友晶DE10-Lite开发板实现8051单片机
摘要:在友晶DE10-Lite开发板实现8051单片机 1. 移植过程 利用FPGA片内资源构建51系统。软核来自https://www.oreganosystems.at/。还需要添加rom、ram和ramx。rom用来放51单片机的程序,即编译后的.hex文件。ram用来运行51单片机程序。时钟由PL 阅读全文

posted @ 2024-05-20 15:34 yf.x 阅读(71) 评论(0) 推荐(0) 编辑

PWM呼吸灯
摘要:PWM呼吸灯 设计一个周期是8ms的PWM,用来控制LED实现呼吸灯的效果。 1. 设计分析 PWM的周期为8ms,每0.1秒调整一次占空比,分10档,从95%、85%、....5%。这里需要设计三个计数器:8ms的计数器,0.1秒的计数器,1秒的计数器。经过测试可以发现档数越多,间隔越小,呼吸灯的 阅读全文

posted @ 2024-05-16 14:42 yf.x 阅读(158) 评论(0) 推荐(0) 编辑

实验2 基于加法器的设计
摘要:实验2 基于加法器的设计 设计7段数码管的驱动电路,4位输入,7段输出,使数码管能显示16进制的16个字符,注意DE10-Lite的数码管是共阳连接. 直接用case语句写出查找表.代码如下: module seg7(data_in,data_out); input [3:0]data_in; ou 阅读全文

posted @ 2022-06-17 11:10 yf.x 阅读(190) 评论(0) 推荐(0) 编辑

实验1 在MAX10 FPGA上实现组合逻辑
摘要:实验1 在MAX10 FPGA上实现组合逻辑 实验前的准备工作:参照讲义步骤安装Quartus,Modelsim和System Builder。阅读材料:1)推荐的文件组织形式;2)Verilog 1:概述和Verilog 2:重点是assign语句。 参考资源:友晶网站上的关于DE10-Lite实 阅读全文

posted @ 2022-06-17 08:55 yf.x 阅读(393) 评论(0) 推荐(0) 编辑

用反函数来验证模块功能
摘要:用反函数来验证模块功能 通常编写testbench观察仿真波形的方法,对于简单直观的电路功能验证来说很方便,但当电路输出比较复杂时,就比较无趣.这里以七段数码管的译码电路为例,编写了一个发函数功能的模块来验证其功能.所谓反函数就是把设计模块的输入输出端颠倒一下,衔接在设计模块后面,然后验证输入和输出 阅读全文

posted @ 2022-06-06 20:19 yf.x 阅读(79) 评论(0) 推荐(0) 编辑

DE10-Lite加速度计使用教程
摘要:DE10-Lite加速度计使用教程 1. 概述 DE10-Lite实验板上有一片5轴加速度计芯片ADXL345(通常称为G-sensor)。它可以用来测量板子的倾斜角度。本文讲述如何以50次/秒的速度读取其X轴和Y轴的数据。 在使用SystemBuilder建立工程时,勾选Accelerometer 阅读全文

posted @ 2022-05-31 15:32 yf.x 阅读(710) 评论(0) 推荐(0) 编辑

M9K内存使用教程
摘要:M9K内存使用教程 M9K内存是Altera内嵌的高密度存储阵列.现代的FPGA基本都包含类似的不同大小的内存. M9K的每个块有8192位(包含校验位实际是9216位).配置灵活.详细了解M9K可参考其讲义或MAX10 FPGA的文档. 如何在Quartus里使用M9K 通过以下步骤可以初始化M9 阅读全文

posted @ 2022-05-30 20:03 yf.x 阅读(1158) 评论(0) 推荐(0) 编辑

使用组合逻辑电路驱动VGA显示器
摘要:使用组合逻辑电路驱动VGA显示器 1. 概述 本文讲述一种不使用缓冲存储器驱动VGA显示的简单方法.其中,VGA分辨率采用DE10-Lite建议使用的640X480.像素的时钟25MHz,刷新率59.5帧/秒. 在DE10-Lite实验板上,VGA接口使用4位数值表示色彩.全0表示不亮,全1表示亮度 阅读全文

posted @ 2022-05-30 16:43 yf.x 阅读(327) 评论(0) 推荐(0) 编辑

DE10-Lite锁相环使用教程
摘要:DE10-Lite锁相环使用教程 目标:本文讲述如何在Quartus里设置和例化一个锁相环. 引言 锁相环(PLL)是一种闭环频率控制电路,用于比较压控振荡器的输入信号和输出信号之间的相位差. 负反馈回路迫使锁相环的输出信号与输入信号同相。 几乎所有的FPGA都含有用于时钟产生和分配的片内锁相环.锁 阅读全文

posted @ 2022-05-26 20:38 yf.x 阅读(573) 评论(0) 推荐(0) 编辑

FPGA最大工作频率教程
摘要:FPGA最大工作频率教程 1. Quartus的时序分析 作为编译过程的一部分,Quartus对布局布线的电路做时序分析。在编译报告里,展开“Timing Analyzer”,这里有几种不同模型的时序分析结果。我们参考最慢的一种模型:Slow 1200mV 85C Model。展开这个模型,选择Fm 阅读全文

posted @ 2022-05-25 20:05 yf.x 阅读(1807) 评论(0) 推荐(0) 编辑

DE10-Lite输入/出高/低电平说明
摘要:DE10-Lite输入/出高/低电平说明 DE10-Lite实验板上有一些设备可以输入/出高/低电平,说明如下: HEX 7-segment LED displays (active low)共阳极 On — "0" Off — "1" LEDR LED displays (active high) 阅读全文

posted @ 2022-05-25 16:46 yf.x 阅读(221) 评论(0) 推荐(0) 编辑

< 2025年3月 >
23 24 25 26 27 28 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 29
30 31 1 2 3 4 5

导航

统计

点击右上角即可分享
微信分享提示