2012年7月25日

凡事不要凭空猜想

摘要: 狂汗呐。。。。柱子一眼看出破绽:你这PLL输出4倍频80M,软核设置100M??能不乱码吗??~~~~~~~~~~速度修改PLL输出为100M,嘿!还真好了!!!!! 我一直认为这个软核设置中的100M是它的最高时钟,咩想那么多,只要PLL输出不超过100M即可,所以分析问题时根本没有想到这一点。 诶,凡事不要凭空猜想,一旦猜想你会为此付出惨痛的代价。最可怕的事就是你意识不到你的猜想是猜想,在没有被别人提醒纠正以前还振振有词的认为是对的。作为一名合格的逻辑工程师,要培养缜密的思维,项目的每一个流程都有合理的逻辑解释,千千万万不要随便猜想任何一个细节末枝!!!!!!!! 阅读全文

posted @ 2012-07-25 08:46 haitao2000s 阅读(270) 评论(0) 推荐(0) 编辑

2012年7月24日

niosII uart打印乱码-------------

摘要: 1、今天问题:在qsys 中加入uart核 :设置波特率57600,其他默认选项。但是在niosII中修改sdin 、sdout 为uart之后。pc串口调试助手上打印的均为乱码。。。。。。用示波器观1比特为20.6us;与期望的17.4相差3.2us,也许这是导致串口打印乱码的原因。但是,这个原因主要由那一步造成尼? 阅读全文

posted @ 2012-07-24 15:59 haitao2000s 阅读(383) 评论(0) 推荐(0) 编辑

导航