haitao2000s - 博客园

2013年8月17日

51系列xdata、idata、data的用法

摘要：从数据存储类型来说，8051系列有片内、片外程序存储器，片内、片外数据存储器，片内程序存储器还分直接寻址区和间接寻址类型，分别对应code、data、xdata、idata以及根据51系列特点而设定的pdata类型，使用不同的存储器，将使程序执行效率不同，在编写C51程序时，最好指定变量的存储类型，这样将有利于提高程序执行效率(此问题将在后面专门讲述)。与ANSI-C稍有不同，它只分SAMLL、COMPACT、LARGE模式，各种不同的模式对应不同的实际硬件系统，也将有不同的编译结果。在51系列中data,idata,xdata,pdata的区别data:固定指前面0x00-0x7f的128个阅读全文

posted @ 2013-08-17 13:32 haitao2000s 阅读(1339) 评论(0) 推荐(0) 编辑

2013年6月17日

关于quartusII 错误 Error: Current license file does not support the EP*** device 错误原因总结

摘要：关于quartusII 错误 Error: Current license file does not support the EP*** device 错误原因总结第一，有的人用了破解文件license.dat还出现了这样的提示，是因为quartusii要用到两个破解文件，另一个是sys_cpt.dll，把它替换\altera\71\quartus\bin中的同名文件就解决了。第二，版本不对。有的人是7.1的程序，用的7.1 sp1的license.dat，甚至有人用8.1版本的破解去破解，当然不对。所以，一定要对症下药，版本匹配阅读全文

posted @ 2013-06-17 13:52 haitao2000s 阅读(7430) 评论(0) 推荐(0) 编辑

2012年9月21日

学习FPGA的几个阶段

摘要：第一阶段 Verilog HDL高级编码； Modelsim、Debussy仿真工具及Synplify pro综合工具的使用技巧；建立HDL设计与电路实体间的对应关系； Verilog HDL实现复杂逻辑设计及构建testbench的方法及技巧；针对FPGA器件的代码优化方案；第二阶段 FPGA设计原则(面积与速度平衡互换原则、硬件可实现原则、同步设计原则等； FPGA的四种操作技巧(乒乓操作、串并转换、流水线操作及数据同步等；第三阶段时序理论基本模型；时序理论基本参数；如何解决时序中的问题：关键路径的处理；跨时钟域的处理：异步电路同步化；亚稳态的出现及解决方法；利用Quaru 阅读全文

posted @ 2012-09-21 20:06 haitao2000s 阅读(529) 评论(0) 推荐(0) 编辑

2012年9月18日

（转）FPGA时序约束的几种方法

摘要：对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。 riple0. 核心频率约束这是最基本的，所以标号为0。 riple1. 核心频率约束+时序例外约束时序例外约束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但这还不是最完整的时序约束。如果仅有这些约束的话，说明设计者的思路还局限在FPGA芯片内部。 riple2. 核心频率约束+时序例外约束+I/O约束 I/O约束包括引脚分配位置、空闲引脚驱动方阅读全文

posted @ 2012-09-18 11:35 haitao2000s 阅读(201) 评论(0) 推荐(0) 编辑

2012年8月8日

Quartus 编译问题----Info (176311): Pin ~ALTERA_nCEO~ is assigned to pin location Pin_P28 (IOPAD_X115_Y43_N7)

摘要： Pin assignment 问题管脚复用选择问题在编译时报错，如图所示：这个是因为SRAADDR[5]选用到FPGA nCEO的pin，这根脚可以当作USER IO或是nCEO programming用，但由于Quartus II default把这根pin当作programming pin来用，所以Compiler会有Error。只要在Quartus II 点上方Assignments --> Device 然后在靠近右边的地方点 Device and Pin Options进去之后选最右下方Dual-Purpose pins, 找nCEO然后在Value选Use as regu 阅读全文

posted @ 2012-08-08 14:17 haitao2000s 阅读(1568) 评论(0) 推荐(0) 编辑

2012年8月6日

No Title

摘要：仍是雨夜凝望窗外沉沒的天际问苍天可会知心里的感觉下半生剩下我孤影笑望人生逆转天数阅读全文

posted @ 2012-08-06 00:31 haitao2000s 阅读(172) 评论(0) 推荐(0) 编辑

2012年8月3日

Nand_Flash工作原理（学习）2

摘要： Tips 1、【nand Flash中页的访问顺序】在一个块内，对每一个页进行编程的话，必须是顺序的，而不能是随机的。比如，一个块中有128个页，那么你只能先对page0编程，再对page1编程，。。。。，而不能随机的，比如先对page3，再page1，page2.，page0，page4，.。。。 2、【片选无关(CE don’t-care)技术】没明白什么意思？很多Nand flash支持一个叫做CE don’t-care的技术，字面意思就是，不关心是否片选，那有人会问了，如果不片选，那还能对其操作吗？答案就是，这个技术，主要用在当时是不需要选中芯片却还可以继续操作的这些情况... 阅读全文

posted @ 2012-08-03 10:49 haitao2000s 阅读(1227) 评论(0) 推荐(0) 编辑

2012年8月1日

如何在Qsys 中定制Nand_Flash软核（学习）

摘要：一、Nand_Flash工作原理 Nand flash芯片型号为Samsung K9F1208U0B,数据存储容量为64MB,采用块页式存储管理。8个I/O引脚充当数据、地址、命令的复用端口。芯片内部存储布局及存储操作特点: 一片Nand flash为一个设备(device), 其数据存储分层为: 1 (Device) = 4096 (Blocks) 1 (Block) -= 32 (Pages/Rows) 页与行是相同的意思,叫法不一样 1 (Page) = 528 (Bytes) = 数据块大小(512Bytes) + OOB 块大小(16Bytes) 在每一页中,最后16个字节(又称. 阅读全文

posted @ 2012-07-26 11:22 haitao2000s 阅读(565) 评论(0) 推荐(0) 编辑

2012年7月25日

‘Downloading ELF Process failed’问题如何解决

摘要： nios工程在编译通过后RUN的过程中出现Error Running Nios II Project: ‘Downloading ELF Process failed’问题原因：1、nios2 cpu datamaster 没有和on chinp ram 连接导致程序在系统ram上无法下载。2、在加载SDRAM模块时应注意其参数的准确性，否则同样影响data总线数据传输导致该问题。3、还有，在建立工程选择软核.sopcinfo文件时要注意路径，一般nios ii 新建工程时默认上一次工程的.sopcinfo文件，很容易就选择了该文件，导致运行失败。。Altea官网解释如下：TitleErr. 阅读全文

posted @ 2012-07-25 09:10 haitao2000s 阅读(8262) 评论(0) 推荐(0) 编辑