2017年9月5日
在Quartus16.1下使用ModelSim对vhdl写的项目进行仿真
摘要： 首先新建一个工程并编写VHDL文件 我编写的是decoder3_8 编写好文件之后编译通过。 然后Assignment->Settings；选择EDA Tool Settings中的Simulation Too lName选择ModelSim 或者ModelSim-Altera NativeLink 阅读全文
posted @ 2017-09-05 19:05 hy战斗吧 阅读(608) 评论(0) 推荐(0) 编辑