摘要： Verilog 数值处理，在处理减法的时候，需要注意溢出问题。 实例：a*b=c 1 module si_product( 2 input signed [9:0] a, 3 input signed [7:0] b, 4 output signed[17:0] product 5 ); 6 ass 阅读全文

摘要： Verilog 数值处理，在处理减法的时候，需要注意溢出问题。 实例：a*b=c 1 `timescale 1ns / 1ps 2 ////////////////////////////////////////////////////////////////////////////////// 3 阅读全文

摘要： Verilog 数值处理，在处理减法的时候，需要注意溢出问题。 实例：a-b=c module un_sub( input unsigned [7:0] a, input unsigned [7:0] b, output [7:0] sub, output carry ); assign {carr 阅读全文

摘要： Verilog 数值处理，在处理加法的时候，需要注意溢出问题。 实例：a+b=c 1 `timescale 1ns / 1ps 2 ////////////////////////////////////////////////////////////////////////////////// 3 阅读全文

摘要： ZTE/亦斯维： 1、DDR型号，速率，如何布局，走线注意事项： 2、光模块接口协议，为何只能走0.5m？ 3、PCIE/SERDERS编码？ 4、电源纹波测试，模式？如何测试负载，轻载？ 5、以太网如何测试，软件灌包还是硬件？ 6、晶振选型，抖动有无了解？ 7、信号完整性了解？ 8、 阅读全文

摘要： 1、emcc 与 NAND FLASH区别？ 2、基带影响射频的案列？ 3、RS232/485/422区别？ 4、电源输入范围，效率，型号，外围电路？ 5、过孔规格？ 6、usim sd卡有哪些信号线？ 7、emcc 有哪些信号线？ 8、差分线注意事项 9、遇到的难题？ 10、基带测哪些指标？ 11 阅读全文

摘要： PCIE: PCI-E的CLK/TX/RX差分对内长度误差控制在5mil以内，差分对之间误差100mil，TX/RX差分阻抗85Ω±10%，CLK差分阻抗100Ω±10%. 阅读全文

摘要： 1、手持终端用到哪些接口 2、RGMII接口走线要求或注意事项 3、是否用到EMMC，NAND 与NOR区别 阅读全文

摘要： 原文地址：https://blog.csdn.net/qq_14935437/article/details/73770721 在万兆以太网标准化过程中，IEEE和10GEA（万兆以太网联盟）是两个最重要的组织。万兆以太网标准和规范都比较繁多，在标准方面，首先有2002年的IEEE 802.3ae， 阅读全文

摘要： 1、POE原理，等级， 2、I2C通信协议，示波器测试探头：有源还是无源 3、信号完整性 4、SFP+接口协议 5、DC-DC LDO区别 6、FPGA系统用到哪些接口，是否做过带PS的系统 阅读全文