2023年10月13日
Xilinx VIvado学习-01 数值处理知加法器
摘要： Verilog 数值处理，在处理加法的时候，需要注意溢出问题。 实例：a+b=c 1 `timescale 1ns / 1ps 2 ////////////////////////////////////////////////////////////////////////////////// 3 阅读全文
posted @ 2023-10-13 23:54 古月照今尘 阅读(60) 评论(0) 推荐(0) 编辑