摘要： 实在有点晕乎了，VCS是不是支持implicity contraint,如下，AHB_DW == 32 => addr[1:0] == 0;这个在编译时总报错，说是=>这个操作符用错了地方。改成if形式的implicity contraint就可以了，这是为何？ 阅读全文

摘要： 在一个package中定义了两个常量，如下，const integer AHB_AW = 32;const integer AHB_DW = 32;然后在另一个文件中使用，rand bit [AHB_AW-1:0] addr;编译时报错，报AHB_AW不是编译时常量，这个怎么理解啊？将以上的改为parameter AHB_AW = 32;parameter AHB_DW = 32; 再次编译时就没有错了，怪哉！请知道的朋友告诉一声，谢谢！ 阅读全文