02 2019 档案

Cadence和Synopsys工具介绍
摘要：参考博文：https://blog.csdn.net/qq_28284627/article/details/52062031 和 https://blog.csdn.net/palaciopku/article/details/5505756 Synopsys工具介绍 VCS VCS是编译型Ver 阅读全文
posted @ 2019-02-13 16:49 大海在倾听 阅读(20030) 评论(1) 推荐(1)
Gvim中实现特定行文本的替换
摘要：参考博文：https://jingyan.baidu.com/article/fedf0737eb658c35ac897728.html 以下命令将文中所有的字符串idiots替换成managers :1,$s/idiots/manages/g通常我们会在命令中使用%指代整个文件做为替换范围：:%s 阅读全文
posted @ 2019-02-12 09:43 大海在倾听 阅读(4745) 评论(0) 推荐(0)
Sv覆盖率-Function Coverage
摘要：参考博文：https://www.cnblogs.com/-9-8/p/4414689.html和http://www.asic-world.com/systemverilog/coverage8.html#Default_bins_creation SV采用CRT的激励形式，而判断验证进度的标准也 阅读全文
posted @ 2019-02-11 15:03 大海在倾听 阅读(5194) 评论(0) 推荐(1)
Shell编程入门
摘要：参考博文：https://www.cnblogs.com/suyang/archive/2008/05/18/1201990.html 从程序员的角度来看， Shell本身是一种用C语言编写的程序，从用户的角度来看，Shell是用户与Linux操作系统沟通的桥梁。用户既可以输入命令执行，又可以利用 阅读全文
posted @ 2019-02-11 12:00 大海在倾听 阅读(190) 评论(0) 推荐(0)
Linux shell中$(()),$(),$''的区别说明
摘要：参考博文： https://www.cnblogs.com/chengd/p/7803664.html 命令替换 在bash中，$( )与` `（反引号）都是用来作命令替换的。命令替换与变量替换差不多，都是用来重组命令行的，先完成引号里的命令行，然后将其结果替换出来，再重组成新的命令行。 exp 1 阅读全文
posted @ 2019-02-11 11:19 大海在倾听 阅读(1877) 评论(0) 推荐(0)
Sv中always_ff/comb/latch语句介绍
摘要：在Verilog中，设计组合逻辑和时序逻辑时，都要用到always： 仅从关键字上，看不出设计者想要一个什么样的电路。 SystemVerilog把always关键字细化了。对不同的设计要求有不同的关键字： comb是combinational的缩写，always_comb表示设计者想要设计一个组合 阅读全文
posted @ 2019-02-02 16:21 大海在倾听 阅读(1831) 评论(0) 推荐(0)