随笔 - 3, 文章 - 0, 评论 - 0, 阅读 - 1481

12 2022 档案

摘要：转自https://www.cnblogs.com/liujinggang/p/10072115.html 一、RapidIO核概述 RapidIO核的设计标准来源于RapidIO Interconnect Specification rev2.2，它支持1x，2x和4x三种模式，每通道的速度支持1 阅读全文

posted @ 2022-12-09 14:16 鸿图之志阅读(344) 评论(0) 推荐(0) 编辑

quartus中使用FFT IP核

摘要：一、准备工作首先需要把需要的器材准备好，我使用的是quartus18.0，并且要使用IP核被破解的版本，不然无法使用其中的FFT和NCO，一定要注意，quartus对于版本非常敏感，一定要严格对应好版本 1、带IP的quartus18.0 2、modelsim，这个modelsim不能使用自己下载阅读全文

posted @ 2022-12-07 15:22 鸿图之志阅读(754) 评论(0) 推荐(0) 编辑

PLL时钟约束

摘要：方法 1 – 自动创建基时钟和 PLL 输出时钟例derive_pll_clocks 这一方法使您能够自动地约束 PLL 的输入和输出时钟。ALTPLL megafunction 中指定的所有 PLL 参数都用于约束 PLL 的输入和输出时钟。自动更新了 ALTPLL megafunction的修阅读全文

posted @ 2022-12-07 14:42 鸿图之志阅读(383) 评论(0) 推荐(0) 编辑