PLL时钟约束

方法 1 – 自动创建基时钟和 PLL 输出时钟

例
derive_pll_clocks

这一方法使您能够自动地约束 PLL 的输入和输出时钟。ALTPLL megafunction 中指定的
所有 PLL 参数都用于约束 PLL 的输入和输出时钟。自动更新了 ALTPLL megafunction
的修改。当创建 PLL 的输入和输出时钟时，不必跟踪 PLL 参数的更改或指定正确的值。
为了自动约束所有输入和输出 , 要将 derive_pll_clocks 命令和 -create_base_clocks
选项一起使用。基于 PLL 的 MegaWizard TM Plug-In Manager 例化，TimeQuest
analyzer 确定正确的设置。

方法 2 – 手动创建基时钟和自动创建 PLL 输出时钟

例
derive_pll_clocks -create_base_clocks

通过这种方法 , 可以手动约束 PLL 的输入时钟并且使 TimeQuest analyzer 能够自动
约束 PLL 的输出时钟。除此之外 , 与 ALTPLL megafunction 中指定的输入时钟频率相
反，您可以指定一个不同的输入时钟频率。通过使用 ALTPLL megafunction 中指定的
参数自动创建 PLL 输出时钟。您可以尝试不同的输入时钟频率 , 同时保持相同的 PLL
输出时钟参数。
1 确保指定的所有输入时钟频率与当前配置的 PLL 相兼容。
可以将此方法与 derive_pll_clocks 命令一起使用并且手动创建 PLL 的输入时钟。

方法 3 – 手动创建基时钟和 PLL 输出时钟
例
create_clock -period 10.000 -name clk [get_ports {clk}]
create_generated_clock
-name PLL_C0
-source [get_pins {PLL|altpll_component|pll|inclk[0]}]
[get_pins {PLL|altpll_component|pll|clk[0]}]
create_generated_clock
-name PLL_C1
-multiply_by 2
-source [get_pins {PLL|altpll_component|pll|inclk[0]}]
[get_pins {PLL|altpll_component|pll|clk[1]}]

通过这种方法 , 可以手动约束 PLL 的输入时钟和输出时钟。指定了所有的 PLL 参数并
且参数值可以不同于 ALTPLL megafunction 中指定的参数值。除此之外 , 您可以尝试
各种 PLL 输入和输出频率以及参数。
您可以将该方法与 create_clock 和 create_generate_clock 命令的组合一起使用。
————————————————
版权声明：本文为CSDN博主「江鸟的坚持」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/Calvin790704/article/details/127610343