会员
周边
众包
新闻
博问
闪存
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
fxrcode
博客园
首页
新随笔
联系
订阅
管理
2014年6月10日
Reed muller到Gray code counter再到Asynch FIFO的Verilog实现
摘要: 看到代码里面的: assign wgraynext = (wbinnext>>1) ^ wbinnext;感到有点奇怪,毕竟卡诺图转成4种基本gate容易,但是Reed Muller则很好的直接用XOR给出答案。这在点击打开给出了解释,我还下了这本书,通俗易懂,有些trick很有意思。例如这种棋盘型的卡诺图以后就可以直接用Reed Muller了。注意:full的条件要多一句,因为gr...
阅读全文
posted @ 2014-06-10 17:35 fxrcode
阅读(388)
评论(0)
推荐(0)
编辑
公告