摘要： 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目标就会越清晰，相应地，设计的时序收敛过程就会更可控。riple 0. 核心频率约束 这是最基本的，所以标号为0。riple 1. 核心频率约束+时序例外约束 时序例外约束包括FalsePath、MulticyclePath、MaxDelay、Mi... 阅读全文

摘要： 在给FPGA做逻辑综合和布局布线时，需要在工具中设定时序的约束。通常，在FPGA设计工具中都FPGA中包含有4种路径：从输入端口到寄存器，从寄存器到寄存器，从寄存器到输出，从输入到输出的纯组合逻辑。通常，需要对这几种路径分别进行约束，以便使设计工具能够得到最优化的结果。下面对这几种路径分别进行讨论。 1. 从输入端口到寄存器： 这种路径的约束是为了让FPGA设计工具能够尽可能的优化从输入端口到第... 阅读全文

摘要： Altera的设计范例：http://www.altera.com.cn/support/examples/exm-index.htmlAltera的参考设计：http://www.altera.com.cn/support/refdesigns/ref-index.jspAltera的白皮书：http://www.altera.com.cn/literature/lit-wp.jspAltera... 阅读全文

摘要： 原文链接：http://blog.ednchina.com/riple/41367/message.aspx一、出问题的异步接口介绍riple 下图是主机（PC机）以MDMA的方式访问IDE硬盘设备的时序图，这里采用FPGA设计的是设备端的接口。riple DIOR-/DIOW-信号由主机驱动，“读/写”数据在“DIOR-/DIOW-”信号的上升... 阅读全文

摘要： 原文地址：http://www.cnblogs.com/nick123/archive/2009/05/09/1453422.html完成自定义外设的硬件设计后，就需要编写软件来测试外设的设计是否正确了。 在这之前首先要弄清楚Nios II中的地址对齐，对Avalon slave来说，有两种地址对齐方式：动态地址对齐和静态地址对齐。动态地址对齐：动态地址对齐可以自动适应和Avalon master... 阅读全文

摘要： 原文地址：http://www.cnblogs.com/nick123/archive/2009/05/09/1453325.html开发环境：Quartus II 8.1 + Nios II IDE 8.1外设功能：4*4键盘自定义外设是SOPC系统灵活性的重要体现，是SOPC系统中极其重要的一种设计方法。在大量的数据需要处理时，利用自定义外设由具体的硬件来实现，可以极大程度的提高系统运行的速度... 阅读全文

摘要： 地址链接：http://bbs.uconny.com/thread-189-1-2.htmlNios II设备分析 Altera公司是世界上可编程芯片系统（SOPC）解决方案领先者之一，Nios II是Altera公司推出的最新32位嵌入式软核处理器，具有很大的灵活性，Nios II开发包中含有一套通用外设和接口库，用户可以方便的进行系统集成。我们也需要将拥有自主知识产权的IP集成到Nios II... 阅读全文

摘要： 地址链接：http://blog.ednchina.com/ilove314/225140/message.aspx本想测试一下Optimize hold timing相关选项对时序收敛的影响，无意中让我解决了一个之前没有太深入思考而又隐隐有些不解的困惑。 因为时序分析不仅仅是Tsu需要达到要求，而且Th也要达到要求。因为在实际设计中往往是Tsu影响着Fmax，所以大家可能在时序分析时更倾向于盯... 阅读全文

摘要： 原文地址：http://blog.ednchina.com/rationalpower/5.1 boot_loader.s解读#ifdef EPCS#define FIND_PAYLOAD sub_find_payload_epcs// 查找EPCS中数据负荷子程序#define READ_INT sub_read_int_from_flash_epcs// 从EPCS中读取一个32位word#d... 阅读全文

摘要： 原文地址：http://blog.ednchina.com/rationalpower/1 2 几种常见的boot方式................................................................................................ 12.1 从EPCS串行存贮器中boot........................... 阅读全文