2020年5月11日
（二）锁存器、D触发器、门控时钟
摘要： 锁存器 锁存器只对电平敏感，在同步电路设计中应当尽量避免（组合逻辑中的case语句缺失default、if-else缺失else） //高电平敏感的1位数据锁存器的实现 assign q = (clk==1) ? d : q; //或 always@(clk or d) begin if(clk) 阅读全文
posted @ 2020-05-11 22:16 gmh1996 阅读(898) 评论(0) 推荐(0)
（一）组合逻辑的
摘要： 1、通用加法器 `timescale 1ns/1ps /* 时延单位为1ns，时延精度为1ps */ module adderN #( parameter N=4 )( input [N-1:0] a, input [N-1:0] b, input cin, output cout, output 阅读全文
posted @ 2020-05-11 17:22 gmh1996 阅读(222) 评论(0) 推荐(0)
CIC滤波器之积分器、梳状滤波器verilog实现
摘要： 阅读全文
posted @ 2020-05-11 12:15 gmh1996 阅读(1113) 评论(0) 推荐(0)