摘要： 利用fdatool工具生成的滤波器系数与用代码生成的系数不一致，在网上查询得知，fdatool生成的滤波器系数是有符号小数，而且是浮点型，而代码生成的滤波器系数是定点型有符号数，故不一样。 浮点型数据转化为定点数，量化误差取决于量化位宽，量化位宽有整数部分的和小数部分的，需区别对待。 阅读全文

摘要： 在布局布线工程中，遇到复杂工程时，难免要进行class和rules的设置，经过试验证明，class和rules的子目录是有优先级的。 阅读全文

摘要： 1、图纸结构 图纸包括两种结构关系： 一种是层次式图纸，该连接关系是纵向的，也就是某一层次的图纸只能和相邻的上级或下级有关系；另一种是扁平式图纸，该连接关系是横向的，任何两张图纸之间都可以建立信号连接。 2、网络连接方式 Altium Designer提供了6类网络标识：Net Label(网络标号 阅读全文

摘要： 在PCB Editor里面，如果想进行什么操作，首先得点击这个命令，再点击你要操作的区域/元件，最后右键选择"Done"，这样你才能完成一个操作。 阅读全文

摘要： 1.Drill hole size is equal or larger than smallest pad size. Pad will be drilled away 原因：钻孔直径太大，直接把pad给覆盖了； 措施：将parameter栏下的slot size和slot size的值改为小于l 阅读全文

摘要： Autosilk top, Silkscreen top 和Assembly top Autosilk top：最后出gerber的时候，自动生成的丝印层。会自动调整丝印位置，以及碰到阻焊开窗的地方，丝印会自动消失，避免露锡的地方涂上丝印（一般画丝印层的时候，焊盘上不会画上丝印，所以过孔焊盘上有丝印 阅读全文

摘要： 在STG之前，做了下Modelim，可以进行读写测试，关于速度的研究还需要看手册 数据终于出来了 阅读全文

摘要： Warning: (vlog-2275) 'ddr2_controller' already exists and will be overwritte. 出现这个waring，是因为xxx_bb.v文件出现，需要把这个文件删除掉，如果不删除，会出现IP核接口的信号为高阻，为蓝色和红色； 阅读全文

摘要： 按照初始化时序，在200us时，mem_clk时钟稳定，开始初始化设置，设置完后，会产生一个初始化完成标志，local_init_done会拉高，没有拉高，可能有以下几个原因： 1.确认DDR2 IP核上的所有信号是否都用到了； 2.可能跟复位有关系； XXXXXX 阅读全文

摘要： 在使用modelsim仿真DDR2时，一般我们会用美光网站上下载的DDR2仿真模型。仿真模型文件一般有ddr2_module.v，ddr2.v，ddr2_mcp.v，ddr2_parameters.vh，subtest.vh，在电子论坛上下载的，一般还会带有tb.v和tb.do文件。 我们在仿真时， 阅读全文