2016年1月20日
58.xilinx原语DCM,PLL的使用
摘要： DCM_BASE 基本数字时钟管理模块的缩写，是相伴和频率可配置的数字锁相环电路，常用于FPGA系统中复杂的时钟管理。如需要频率和相位动态配置，则可以选用DCM_ADV原语，如需要相位动态偏移，可使用DCM_PS原语。Eg. DCM_BASE # ( .CLKDV_DIVIDE(2.0), //CL 阅读全文
posted @ 2016-01-20 14:21 geekite 阅读(3152) 评论(0) 推荐(0) 编辑
57.DDR3的系统时钟编译错误
摘要： 错误：Xst:2033 - Port I of Input buffer ddr3_mig/memc3_infrastructure_inst/se_input_clk.u_ibufg_sys_clk is connected to GND 意思是输入缓冲器的端口接地了，在u_ibufg_sys_c 阅读全文
posted @ 2016-01-20 11:36 geekite 阅读(773) 评论(1) 推荐(0) 编辑