04 2015 档案

摘要:原文地址:首次安装CY7C68013A驱动失败记(结果竟然是这样)作者:孙茂多 今天把68013A-56焊接在CCD2的CPLD PCB上,配套的EEPROM存储器还没有焊接上,所以想用它试验一下Cypress的基础开发实例。研究了一上午,结果驱动都没装上。 我用一种我没想到的方式解决的这个问题,详 阅读全文
posted @ 2015-04-20 19:54 gkite 阅读(2052) 评论(0) 推荐(1) 编辑
摘要:解释:对于一些管脚,缺少了部分描述,需要再添加一些设置,比如current strength,slew rate等; 措施:打开pin plannel界面,在current strength和slew rate中选择参数,将默认值改成非默认值; 阅读全文
posted @ 2015-04-14 13:46 gkite 阅读(6914) 评论(0) 推荐(0) 编辑
摘要:解释及措施:(1):这个信号是不是你期望的时钟信号?还是被综合器误将普通信号综合成了时钟信号?有没有在代码中用过这个信号的上升沿/下降沿? (2):如果是期望的时钟信号,那么是否有可能调整管脚位置约束到专用时钟管脚?如果不行的话,这条时钟线上的延时会比较大。但是整个布局布线还是可以进行下去的。 阅读全文
posted @ 2015-04-14 13:22 gkite 阅读(3453) 评论(0) 推荐(0) 编辑
摘要:异步SRAM:正如其名,不是与特定的时钟信号同步运行,而是根据输入信号的状态运行的。因为没有信号表明读取时已确定了有效数据,也没有信号表明写入时已接收到数据,所以,需要获取制造商的数据手册,根据时序图,按“应该已读出有效数据”及“应该能接收数据”这样的条件,进行存储器的设计。 1. 读操作:OE读控 阅读全文
posted @ 2015-04-01 16:42 gkite 阅读(4405) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示