会员
周边
众包
新闻
博问
闪存
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
A风筝
博客园
首页
新随笔
联系
订阅
管理
2015年1月14日
4.FPGA芯片管脚解释
摘要: 用户I/O:不用解释了。 配置管脚: MSEL[1:0] 用于选择配置模式,比如AS、PS等。 DATA0 FPGA串行数据输入,连接到配置器件的串行数据输出管脚。 DCLK FPGA串行时钟输出,为配置器件提供串行时钟。 nCSO(I/O)FPGA片选信号输出,连接到配置器件的nCS管脚。 ASD
阅读全文
posted @ 2015-01-14 16:16 geekite
阅读(1559)
评论(0)
推荐(0)
编辑
公告